1
在半導體產業中，摩爾定律（Moore’s Law）一直是指引晶片進化的明燈。然而，隨著製程進入 5nm 甚至更小等級，人類正迎頭撞上一面名為「原子極限」的牆。當電路的寬度縮小到與流感病毒、甚至是 DNA 鏈旗鼓相當的時候，我們該如何讓電子產品繼續超越極限？
一、 原子級的挑戰：當矽晶體不再「微小」
根據目前的技術數據，先進製程已達到 5nm 甚至更低。這是一個極其微觀的概念：
- 晶格常數的限制：矽（Si）晶體的晶格常數約為 0.5nm。這意味著 5nm 的線寬，僅僅是 10 個矽原子排列的距離。
- 尺度崩壞：如果將半導體元件與微觀物體比較，現在的電路圖樣已經比流感病毒或 DNA 還要細微。換句話說，我們幾乎快要做不出比物質基本結構更小的元件了。
二、 微縮之路的兩大攔路虎：漏電與繞射
當微縮化接近物理上限，有兩個致命問題會讓研發難度呈指數級成長：
- 絕緣層的崩潰（漏電問題）：
為了控制電流，電晶體需要極薄的氧化膜。但當氧化膜薄到只有幾個原子厚度時，電子會發生「量子穿隧效應」，直接穿牆而過產生漏電。這不僅導致耗電量激增，更會產生難以排解的高熱。 - 光的物理限制（繞射現象）：
目前的「光蝕刻」技術受限於光的波長。當我們想刻畫出比光波長更細的電路時，光會產生繞射，導致圖樣模糊。這就像是用粗毛筆想畫出髮絲般的細線。
三、 續命黑科技：讓摩爾定律再戰十年
面對物理挑戰，科學家透過以下關鍵材料與技術突破強行續命：
- 先進材料（High-k / Low-k）：
利用 High-k（高介電常數） 材料增加閘極電容量，在不減薄氧化膜的情況下防止漏電；同時使用 Low-k 技術減少配線間的寄生電容，提升訊號傳輸速度。 - 應力技術（Strained Silicon）：
透過人為改變矽原子的排列間距（應力），提高電子在通道中的移動速率，在不縮小體積的前提下提升效能。 - 浸潤式與相位移技術：
在曝光製程中利用液體介質或特殊的相位移光罩，繞過波長的物理限制，刻劃出更細微的電路細節。
人類智慧與物理規律的賽跑
雖然許多人預言摩爾定律終將失效，但產業一次又一次透過材料創新跨越了障礙。未來的挑戰不再只是單純的「縮小」，而是如何透過異質整合與 3D 堆疊，在有限的原子空間內創造無限可能。
