2
隨著先進封裝成為半導體競爭的新戰場，台積電正以自家技術 CoPoS（Chip on Panel on Substrate） 打開下一扇大門，劍指高效能運算市場。據《工商時報》報導，CoPoS 採用「面板級扇出型封裝」（FOPLP）思維，已進入試產階段，並鎖定輝達（NVIDIA）、超微（AMD）等科技巨頭的 GPU 封裝需求。這不僅凸顯台積電在封裝技術上的差異化優勢，也預示未來高階晶片製程與封裝將深度綁定，成為決定市場版圖的關鍵。
FOPLP雙路並進 台廠全面卡位
目前業界正以雙軌模式推進 FOPLP 技術。一方面，群創（Innolux）、力成（Powertech）等廠商聚焦於 PMIC 與電源元件等中小晶片，並已進入小規模量產；另一方面，台積電則以 CoPoS 為主打，鎖定 GPU 與 AI 運算應用，明顯走在高階市場前線。
現有矩形載板規格差異顯著：台積電 310×310mm、力成 515×510mm、日月光（ASE）600×600mm，而群創則達到 700×700mm。以 600×600mm² 面板為例，單一面積超過 12 吋晶圓五倍以上，晶片利用率自 57% 提升至 87%，大幅降低成本並提升生產靈活度。力成在導入新一代雷射與塗佈設備後，試產良率已達 90%，更預期明年突破 95%。
CoPoS 的提出，不僅是台積電「技術差異化」的又一次展演，更是一種市場策略。當競爭對手仍專注於傳統 FOWLP 或中低階 FOPLP 時，台積電率先以 GPU 與 AI 為核心應用切入，等同於直接卡住未來算力時代的制高點。（原文出處）
