21
在AI與高效能運算（HPC）需求大爆發的背景下，先進封裝成為半導體產業的核心競爭力。根據報導，台積電（TSMC）正積極投入下一代風扇出型面板級封裝（Fan-out Panel-Level Packaging, FOPLP），正式命名為「CoPoS」（Chip-on-Panel-on-Substrate）。該技術以方形大尺寸面板取代傳統圓形晶圓，不僅提高封裝面積，也有望大幅擴展晶片輸出量。
方形封裝挑戰CoWoS霸主地位 NVIDIA成先鋒客戶
業界指出，與現有CoWoS封裝相比，CoPoS技術具有更大的尺寸彈性與更高的封裝整合能力。其設計導向AI與HPC應用，尤其針對需要大量HBM記憶體堆疊的晶片模組，如NVIDIA與AMD的AI加速器，提供更高的整合密度與散熱效率。
台積電計劃於2026年在嘉義設立CoPoS試產線，並在2028年開始量產。報導指出，NVIDIA將成為首波導入CoPoS技術的主要客戶，而Broadcom與AMD亦預計透過CoWoS-R與CoWoS-L技術支援其高階晶片設計。
同時，台積電於北美技術論壇上公布了新一代CoWoS技術，將封裝尺寸提升至9.5倍光罩面積（reticle size），預計2027年量產，可容納超過12層HBM記憶體堆疊，成為AI晶片封裝的極限解法。
這場方形封裝的創新之戰，不僅代表製程能力的革新，也預告了AI時代封裝架構由2.5D邁向3D整合的轉折點。封裝正從輔助角色轉為主戰場，台積電則在這場轉型浪潮中，展現了重新定義晶片系統整合的新高度。（原文出處）
延伸閱讀
